ソルダリング分科会　第33回

社	団	溶接学会
法	人	溶接学会

マイクロ接合研究委員会

	発表資料一覧

	MJ賞

発表資料一覧

　シンポジウム賞

M J S　第３３回ソルダリング分科会

	発表資料一覧

日　時　　　平成14年 7月 4日　(金)　10:30～17:00
場　所　　　自動車会館　(東京　市ヶ谷)

【主題　マイクロ接合の現状と予測－マイクロソルダリング用材料の設計思想－】

○ MJS-198-2002　「高密度実装を実現するウェハーレベルCSP技術」
　　　沖電気工業（株）　小林治文
　ウェハーレベルＣＳＰの量産が始まってほぼ３年が経つ。その小型・軽量・薄型の特徴を最大限に生かし、当初のディジタルウォッチから携帯電話等の民生機器に確実に広がりを見せている。それに伴い、従来のパッケージング技術には無い広がりを見せている。端子ピッチ・材料においては、端子ピッチは現在０．４ｍｍピッチまでの量産化が進み、今後０．３５、０，３０ｍｍとさらに狭ピッチ化が進む。端子材料の鉛フリー化は既に完了し、今後は基板への接合信頼性を高める構造・材料が求められてくる。再配線プロセスの高機能化においては再配線層は従来のパッケージング工程にない可能性を秘めたプロセスである。今後の多ピン化・高速化・高機能化を実現できるプロセスであり、そのためには多層化・配線のファイン化が急務である。ウェハーレベルCSP周辺技術においては今後の多ピン化・LSIの小型化に伴い、端子ピッチの狭ピッチ化・多列化は避けることは出来ない。それに伴いウェハーレベルCSPのテスト技術・基板への実装技術がキーになる。バーンイン技術も当然キーとなる。テスト技術はファインピッチ化された多列端子へのコンタクト技術（プローブ方式・コンタクトピン方式等）が必要になるばかりでなく、前述のバーンイン技術にも大きな影響を与えるソケットのファイン化技術が重要になってくる。基板への実装技術は大きく２技術が注目される。多列化された端子をもつウェハーレベルCSを実装する基板の基板製造技術と、ウェハーレベルCSPを基板に搭載する実装技術である。基板製造技術はファインピッチに対応した製造技術が各社から提供されてきており、また量産能力もかなり大きくなってきておりコストも下がってきている。更なるコストダウンが期待される。基板実装技術は現状０．４ｍｍまでは可能であるが、まだまだどの実装メーカーでもというわけでもない。今後は早急にこの実装技術が普及することを期待したい。以上ウェハーレベルCSPについて述べてきたが、電子機器の小型化・高機能化には欠かせないパッケージング技術である。ウェハーレベルCSP技術そのものの向上と、ウェハーレベルCSPを取り巻く技術技術の向上の同時進行が望まれることが報告された．

○ MJS-199-2002　「ウエハレベルパッケージ技術」
　　　（株）日立製作所　矢島明，樺島章，佐藤俊彦，伊東修，阿部宏美，今須誠士，高津健二
　デジタル機器の扱う情報が飛躍的に増大する中、半導体に要求される特性、サイズ、価格を満たせる技術としてフリップチップ技術の重要性がかつて無く増してきた。㈱日立製作所では従来のフリップチップ実装技術より実装・検査・基板コストを低減できるウエーハレベルCSPをウェーハプロセスパッケージ；ＷＰＰと呼び今後のパッケージング技術の主流と位置付け開発を行なってきた。日立―WPPを用いたMCM(Multi Chip Module)でシステムを構成（SIP：System In Package）することによって、低インダクタンス、低容量、短配線長の実装システムとする事が出来、今後の高速のデバイスに向いている。本報告では、日立―ＷＰＰの構造とプロセスフロー、およびはんだ接続信頼性に関わる要素技術の一つである高品質めっき膜形成技術について報告された。

○ MJS-200-2002　「フリップチップ用サブストレートの現状と今後の展開」
　　　日本アイ・ビー・エム（株）　テクノロジー製品開発　西尾俊彦

　ブロードバンド時代の到来により信号の転送量の増加が著しい。信号の転送量は信号の同時転送幅と速度から決定される。転送幅の増加は半導体の信号IO数の増加つまり、半導体とパッケージ、パッケージとボードとの接続数の増加を意味する。現在ワイヤーボンドの限界は800ピン辺りで、その場合には半導体チップ（チップ）側のボンディングパッドが3列必要になり、かなり特殊なプロセスを要求されるので現実的には600ピンを超える領域ではかなりコストアップになる。従って、必然的に600ピンを超える辺りからフリップチップパッケージが検討される事になる。一方、信号の高速化の実現はいかにノイズを抑えるかにかかっており、接続部分のキャパシタンスが小さく、同じチップサイズにおいても電源ピン数が多く設けられ事から電源インダクタンスにおいて勝るフリップチップパッケージが有利である。フリップチップ用のサブストレートには、エポキシ、セラミック、テフロン、ポリミドのサブストレートがあるが、本論では最も広い適用範囲を持つエポキシのサブストレートに着目し、サブストレートのテクノロジーの現状と今後の展開について述べる。具体的には、パッケージの構造、チップの端子ピッチ（バンプピッチ）及び接続数から来るサブストレートのデザインルール及び配線密度、さらにますます高速化する信号に対応するための電気特性の観点から、今後の要求特性を述べ、それらを実現するための、技術課題について報告された。

○ MJS-201-2002　「マイクロ接合の現状と予測」
　　　タムラ化研（株）　笠原智彦，澤和憲，高橋義之，大野隆生

　近年、電子機器は小型化、携帯化により半導体パッケージの小型化、軽量化、高機能化も急速に進展している。半導体パッケージの接合形態はエリアアレイでの接合が主流になリつつある。エリアアレイ接合へ適合するために、ソルダバンプをはじめとする電極に対するバンプ形成技術の適用がある。そのソルダバンプ形成方法には、蒸着法、めっき法、ソルダ粉末付着法、ペースト印刷法などがある。鉛フリー化への対応性、コスト、生産性を考慮して、ペースト印刷法での検討が盛んである。また、ペースト印刷法では、メタルマスク、印刷機を使用して、ソルダペーストを印刷して、リフローする工程となる。近年、表面実装の分野におけるファインピッチ化に伴い、０．３ｍｍピッチQFPや０６０３サイズのチップ部品の印刷、リフローが進められている。このような状況下の中で、ソルダペーストを使用するソルダバンプ形成技術の拡大とともに印刷工程において充填工程や転写工程に様々な工夫を凝らした印刷機が市場に出回ってきている。この時、ソルダ粉末の平均径６μｍの採用やソルダペーストの粘性を調整することで、１００μｍピッチへの印刷対応が可能となった。また、印刷機については、今回は、カートリッジタイプの方が良好な結果となっているが、各種印刷機の進歩や各種印刷機に対応したソルダペーストの粘性を調整することで、適応可能と思われることが報告された。

○ MJS-202-2002　「０６０３サイズチップ部品実装の現状と課題」
　　　（株）村田製作所　鎌田信雄，真田英毅

　０６０３サイズ部品は、現在モジュール部品や携帯電話やデジタルビデオカメラ等を始めとする小型軽量携帯電子機器に使われる部品として、採用が加速されている。１９９５年に登場して７年が経過したが、その実装技術が完成域にあるかというとまだまだであり、ソルダリング不良を主に実装品質上の課題は多い。発表では、０６０３サイズの動向紹介を皮切りに、ソルダリング不良例を示し、実装プロセスと実装材料の面からの検討課題、およびその対策検討内容等を実験結果に基づいて明らかにしていく。取り上げられた検討項目を次に示す。1）ソルダペースト印刷…(1)ソルダペースト、(2)メタルマスク開口部形状設計、③ソルダペースト印刷精度、2）部品搭載…(1)搭載精度、(2)セルフアライメント効果、3）実装材料…(1)部品－電極ぬれ性、(2)プリント配線板－電極ランド形状、(3)メタルマスク作成法等。実装品質の向上には、上述の項目およびその他の項目を含めて、より詳細な検討による高度化と最適化が重要であることが報告された。

○ MJS-203-2002　「Sn-Au系はんだ合金の初晶の析出防止方法」
　　　群馬県工業試験場　増田誉
　　　東海大学　有賀正，宮澤靖幸

　金を基材とした“ろう材”は、その優れた耐食性や蒸気圧の低さから、スーパーコンピューターの中央演算処理装置部等の高い信頼性を必要とする電子部品の接合や高精度なセンサー等のダイボンディングやパッケージング部に使用されている。しかし、ほとんどの金を母材とする“はんだ材料”は金単体の優れた展性や延性を失い硬く脆い材料となる。この性質は被接合材料やはんだ材料の間の熱膨張率差により大きな接合応力を生み出し、さらに、塑性変形により接合応力を緩和する能力、即ち、応力緩和機構を持たない。よって、接合時に生じた残留応力は温度変化等による接合応力変動との相乗効果により接合部に経時的な亀裂等の欠陥を生み出す原因にもなる。そこで、本研究では金とスズの２つの共晶点から硬く脆い“Au-Sn(20wt%)共晶はんだ”でなく、Pbフリーはんだとして代表的なはんだである“Sn-Ag(3.5wt%)共晶はんだ”と同程度の展性や延性を持つ“Au-Sn(90wt%)共晶はんだ”、即ち“Sn-Au(10wt%)共晶はんだ”に着眼し検討した。ところが、溶解凝固後のSn-Au共晶はんだは組織中に巨大な初晶を生じた。この原因をSn-Au共晶はんだの組成比付近における錫と金の状態図を用い調査した。状態図よりSn-Au共晶はんだの組成比付近には熱的に安定なδ(SnAu) 相、冷却過程の途中から析出が開始されるε(Sn2Au)相、さらに低い温度で析出が開始され低温でε相とβ-Sn固溶体に分解する不安定なη(Sn4Au)相による３種類の金属間化合物が存在し、包晶反応を生じることが多い。さらに、このはんだをニッケルメッキ面の接合に用いた場合、“Ni3Sn4”を生じ、これを種結晶とし巨大な初晶を生じたと考察した。このため、本研究ではSn-Au共晶はんだの凝固時に形成する初晶の析出を抑えることを目的とし、共晶はんだ合金への添加元素の影響を検討した。この研究によりSn-Au共晶はんだに適した添加元素を見出すことが出来たことが報告された。

○ MJS-204-2002　「ANCPによる次世代FC実装」
　　　ナミックス　鈴木理

　フリップチップの技術は、多くのパッケージにおいて実用化されてきた。半導体技術向上と共に、パッケージ性能も進化している。より高速な動作環境と同様に生産性を高め低コスト化への要求も強くなってきている。そこで、諸課題をブレークスルーするために、新しいデザイン機能を持ったアンダーフィルが検討されている。プリアプライド型アンダーフィルとしては、ノンコンダクティブペースト（ＮＣＰ）、アドバンスドノンコンダクティブペースト（ＡＮＣＰ）、リフローアブル型アンダーフィルなどがある。また、フリップチップの実装方式としては、リフロー炉を用いたリフロー工法とフリップチップボンダーを用いた圧接工法がある。本研究では、プリアプライド型アンダーフィルであるＡＮＣＰを用いた圧接工法によるフリップチップ実装の検討を行った結果、ＩＣ搭載時の温度が、最終的なハンダバンプの形状、接続性に大きな影響を与えていたことがわかった。ＡＮＣＰの、良好な信頼性結果も示せたことが報告された。

○ MJS-205-2002　「低応力アンダーフィル材の特性」
　　　サンスター技研（株）　河見英明，奥野辰弥

　ここ数年の半導体の変遷はめざましく、ＢＧＡ・ＣＳＰ・フリップチップ等のエリアレイ実装方式が急激に伸びてきている。このような半導体実装では、しばしばＢＧＡ・ＣＳＰのはんだボール接合部の信頼性確保に、フリップチップのバンプ接合部及び半導体素子の保護を目的にアンダーフィル材が使用されている。一般的にアンダーフィル材としては、電気特性・接着性に優れるエポキシ樹脂が用いられているが、反面堅くて脆い・耐衝撃性に劣る課題がある。この課題はアンダーフィル材に要求される耐落下衝撃・耐ヒートサイクルに大きく影響を及ぼしている。我々は、この課題を解決する手段として、エポキシ樹脂の改質研究を行い、架橋したシリコーン粒子を分散したエポキシ樹脂を開発した。この改質エポキシ樹脂は未改質エポキシ樹脂と比較して低い内部応力を示し、低線膨張係数、高いヒートサイクル性を持つことを確認した。一方我々は、リペア性を重視したアンダーフィル材の開発を取組み、低温速硬化でリペア可能なウレタン樹脂を素材とした低応力アンダーフィル材を開発した。本材料は80度数分で硬化するという低温速硬化性と、200度で加熱することで簡単に剥がすことが出来るというリペア機能も有している。また、耐衝撃性、耐ヒートサイクル性、電気絶縁性も従来のエポキシ樹脂と同等の性能を有していることを確認したことが報告された。

　　　▲このページのTOPへ戻る